Clock
-
Xmodel HSlink (6)MS Dairy/MS study 2023. 2. 6. 22:06
2일차에는 수업을 PLL부터 진행을 했다. 내가 가장 이해를 못했던 부분이었는데, 연구원분이 설명을 잘해줘서 나름 이해가 갔다. PLL은 기본적으로 output clk과 input clk을 feedback을 통해서 align하는 과정이라고 한다. 즉 inout의 clk을 동기화해서 data의 sampling이 제대로 될 수 있도록 돕는 것이다. Voltage controlled oscillator를 통해서 phase와 frequency를 조절한다고 한다. (보통 높은 주파수를 뽑아서 feedback 비교는 낮은 주파수로) synchronize two clock을 하는 방식은 phase offset의 비교와 frequency 비교가 있다. 설명을 할 때 예시를 들어서 설명을 해줬는데, 시간 차이가 10분 ..