RX
-
Xmodel HSlink (7)MS Dairy/MS study 2023. 2. 6. 22:56
이번에는 Clock과 data의 recovery에 대한 loop modeling을 배우게 되었다. CDR이라고 하며 clock과 data는 사실상 같이 복구가 된다고 한다. Rx측에서 data를 받을 때는 optical한 sampling point가 있다. 데이터 변화의 중앙에서 받아야 recovery가 적절할 것이다. Rx에서 sampling clock을 복구하는데 edge position과 bit rate에 base 되어있다. Tx에서 신호를 보내는데 CDR은 간단하게는 PLL이나 DLL을 이용해서 RCLK으로 skew를 다시 복구하게 된다. 외부랑 위상이 동일하게끔 보정하는 것이다. 그렇게 delay를 상쇄하는 회로를 통해서 RCLK을 보내게 된다. 이는 송신측에서 sample clk을 보내서 sa..
-
Xmodel HSlink (5)MS Dairy/MS study 2023. 2. 6. 17:07
이번에는 1일차 마지막 수업인 equalizer에 대해서 간략하게 배웠다. channel equalization으로 이는 ISI(intersymbol interference)에 대한 보정에 대한 얘기이다. High Speed link의 중요점은 바로 high BW Tx와 정확한 타이밍 circuit이다. 또한 channel 전달에 있어서 terminated도 중요하다. 고속에 따라서 주파수 문제로 reflection에 의한 왜곡이 증가하게 된다. 즉 다양한 원인으로 고주파에 ISI를 유발한다. 그래서 요즘 HSlink의 경우에 여러가지 equalization circuit이 존재한다. 이는 channel loss를 보상하기 위해서 있다. pre EQ는 loss 상쇄를 위해서 미리 filter를 거치는 것..