MS Dairy/MS study
-
Xmodel HSlink (6)MS Dairy/MS study 2023. 2. 6. 22:06
2일차에는 수업을 PLL부터 진행을 했다. 내가 가장 이해를 못했던 부분이었는데, 연구원분이 설명을 잘해줘서 나름 이해가 갔다. PLL은 기본적으로 output clk과 input clk을 feedback을 통해서 align하는 과정이라고 한다. 즉 inout의 clk을 동기화해서 data의 sampling이 제대로 될 수 있도록 돕는 것이다. Voltage controlled oscillator를 통해서 phase와 frequency를 조절한다고 한다. (보통 높은 주파수를 뽑아서 feedback 비교는 낮은 주파수로) synchronize two clock을 하는 방식은 phase offset의 비교와 frequency 비교가 있다. 설명을 할 때 예시를 들어서 설명을 해줬는데, 시간 차이가 10분 ..
-
Xmodel HSlink (5)MS Dairy/MS study 2023. 2. 6. 17:07
이번에는 1일차 마지막 수업인 equalizer에 대해서 간략하게 배웠다. channel equalization으로 이는 ISI(intersymbol interference)에 대한 보정에 대한 얘기이다. High Speed link의 중요점은 바로 high BW Tx와 정확한 타이밍 circuit이다. 또한 channel 전달에 있어서 terminated도 중요하다. 고속에 따라서 주파수 문제로 reflection에 의한 왜곡이 증가하게 된다. 즉 다양한 원인으로 고주파에 ISI를 유발한다. 그래서 요즘 HSlink의 경우에 여러가지 equalization circuit이 존재한다. 이는 channel loss를 보상하기 위해서 있다. pre EQ는 loss 상쇄를 위해서 미리 filter를 거치는 것..
-
Xmodel HSlink (4)MS Dairy/MS study 2023. 2. 6. 16:07
Serdes에 대해서 아주 간략하게 배우게 되었다. chip내부의 데이터는 병렬로 존재하는데, 병렬라인이 많은 것이 부담이 되기에 parallel link보다 serial link쪽으로 사용이 되며, 그렇기 때문에 SERDES가 필요한 것이다. low pin에 high speed로... 낮은 속도로 존재하는 on-chip data rate을 high off-chip data rate로 바꿔서 진행하는 것이다. 칩 내부에서는 속도 제한이 FO4에 의해서 존재하기에 속도를 높이기 위해서 parallel이 필수적이다. 병렬화를 위해서 bit를 늘려야한다. MUX를 활용해서 Tx측의 공유로 clk에 맞춰서 Tx마다(low speed임) 하나씩 쭈루룩 보내는 것이다. 그러면 high speed처럼 되는 것이다. ..
-
Xmodel HSlink (3)MS Dairy/MS study 2023. 2. 6. 15:43
이어서 Transmitter와 Receiver에 대한 modeling 기초를 배우게 되었다. transmitter 부분에서 voltage를 전송하는데 있어서 CMOS inverter가 과연 좋은 driver인지 고찰할 필요가 있다. full swing이 가능해야 좋은 transmitter driver라고 볼 수 있는데, inverter의 경우는 CMOS로 구성이 되어서 widely하게 변하는 Vout을 볼 수 있다. 입력에 따라서 계속 변하는 것이다. 이는 Zo로 matching이 안되어서 양쪽으로 reflection이 일어날 수 있기에 좋은 driver가 아니다. 그래서 driver 관점으로 termination scheme로 전송측 driver를 살펴볼 필요가 있다. driver는 voltage mo..