Signal Integrity - Crosstalk & Loss

송대건 교수님은 연구하는 분야가 CAD라고 설명한다고 하신다. 이는 공정 양산할 때 무슨일이 일어나고, 이를 자동화하는 것을 목적으로 두고 계신다고 하셨다. 그래서 이번에는 3nm finfet에 대한 pdk (process design kit) 를 받아서 진행하신다고 했다. 

그래서 나는 내가 지금 가는 곳에서 3nm 공정을 가진 곳은 없을 거라는 것과 pdk와 chip 설계하는 tape out과정에서의 차이가 뭔지 이해를 제대로 하지 못하여서 궁금증이 생겼다.

---

이어서 오후 마지막 수업은 Crosstalk(X-talk)와 Loss에 대해서 진행을 하게 되었다. 이 부분은 특별하게 자세히 나갈 부분은 아니어서 간단하게 개념을 잡고 넘어가는 느낌이었다. 

 

Crosstalk는 인접한 line에 의해서 발생하는 신호의 noise이다. E/H field에 상호작용으로 인접한 line에 영향을 주고, 이 용어의 유래가 유선신호의 잡음으로 부터 나온 EM coupling이라고 한다. 

잡소리로 예전에 유선전화로 통화를 하면 다른 사람의 목소리도 들렸다는 썰이 있다 ㅋㅋㅋ

그래서 Crosstalk을 방지하기 위해서 GND shielding을 치게 되지만 이 또한 역시 Cost이다.

 

Crosstalk를 계산하는 것은 두개의 line을 가지고 진행한다. 

Near End 와 Far End로 두가지 종류의 X-talk가 존재한다. 그렇게 보면 Near End는 한 선에서 다른 선으로 넘어가면서 source 측으로 넘어가는 것을 의미하고, Far End는 Termination 측으로 넘어가는 것을 의미한다.

 

이런 간섭은 C와 L로 인해서 진행이 되는 것으로 볼 수 있는데, (RLGC... ㅅ/10에 의해 모델링 가능)

신호가 넘어가는 것을 가정해서 보면 기생성분으로 생긴 Cm에 의해서 넘어가는 것이다. 

그러면 넘어간 신호도 넘어가는데 시간이 걸리므로 최종으로 양쪽 끝에 도달하는 Crosstalk의 양상이 다를 것이다.

FEXT (Far End X-Talk)를 먼저 생각해보면 오른쪽 Termination 단으로 진행하는데, 1번 line과 2번 line에 계속 계속 쌓이는 것을 알 수 있다.

오른쪽으로 가면서 신호가 진행방향에 맞춰서 위아래 line에 축적되는 것이다.

 

그러면 FEXT는 위와 같이 spike와 같은 형태로 파장이 나올 것이다.

신호가 Cm에 의해서 계속 넘어온 것이 쌓이면서 진행이 되어서, 끝에서 결과적으로 Spike 형태로 나오는 것이다.

그렇기 때문에 line이 길수록 Risk가 큰 것이다.

 

NEXT (Near End X-Talk) 의 경우에는 반대로 되돌아오기 때문에 멀리 있는 놈이 늦게 도착하므로, 넓은 형태의 파장으로 Noise가 생기게 된다.

 

이런 Crosstalk는 신호가 양쪽으로 전달이 되고 쌓이면서 Noise가 끼는 것이다.

아무튼 이러한 Crosstalk은 line을 떨어뜨리는 것 답이라고 한다.

---

Loss에 대해서 알아보면, Cost와의 싸움이라고 한다.

사실 Equalizer를 쓰면 끝나는데, 이게 비용이 상당하고 Size 측면의 문제도 존재한다. 

EQ와 repaeter를 달면 사실 loss를 recovery 할 수 있다고 한다. 

또는 유전율 문제로 다룰 수도 있다. PCB 기판의 재질을 달리하면 된다. FR-4와 세라믹 재질의 차이가 유전율에 있고, 이게 Loss와 직결된다고 한다. 

유전율이 낮으면 C값이 낮고 이는 신호가 눕는 것을 방지한다.

 

RLGC 모델로 Conductor loss를 확인할 수 있다. C나 G 모두 전류의 loss로 저항 모델링으로 보는 것이다.

 

Skin Depth는 고주파로 넘어가면 꼭 살펴봐야하는 것이다. Conductor loss로 바라보면서 R로써 바라보는 것이다.

물론 칩내부는 skin depth를 볼만큼 두껍지가 않다. 

AC current가 흐를 때 전하가 동일하게 분배가 되지 않고 외부에만 분포하는 현상을 Skin depth라고 정의한다. 이는 least impedance path를 찾는 전하의 특성으로 인해서 생기는 것이다. 

전하분포가 return path로 아래로 쌓이는 것도 볼 수 있다.

 

아무튼 이 skin depth의 식도 정해져 있다. 이는 고주파에서 저항이 커지는 것이다.

저항이 커서 아무리 두껍게해도 skin에만 전하가 쌓여서 저항을 작게 낮출 수 없어서 loss가 생긴다.

 

저항의 증가가 결국에는 loss인 것만 알면 된다.

Total Conductor loss로 R을 따질 수 있는데, DC와 AC의 R을 전부 파악해야한다.

여기서 on-chip과 off-chip을 따질 수 있는데, on-chip과 off-chip은 채널 특성이 다른 것을 알 수 있다.

 

칩 내부는 Rdc가 크다. 그 이유는 선이 매우 얇기 때문에 DC저항이 크기 때문이다. DC저항이 크기 때문에 RLGC로 해석이 가능하고 RC delay로써만 보면 되는 것이다.

하지만 off-chip의 경우는 AC의 의미가 크다. 그렇기 때문에 skin depth를 고려하는 것이다.

 

즉 칩내/외부는 채널의 특성이 달라서 다르게 바라봐야하는 것이다.

 

추가로 loss angle로 유전율에 대한 값으로 Transmission line을 분석할 수 있다.

유전율도 결국 저항으로 봐서 loss에 영향을 준다.

그래서 앞서 말한 PCB 기판의 재질을 변화를 주는 것도 방법인 셈이다.

 

결과적으로 Loss에 대한 감쇄가 주파수가 올라갈수록 커지는 것을 볼 수 있다.

고주파, 즉 고속에서의 channel loss가 커지므로 이를 고려해야하는 것이다.

 

 

cf. 모든 자료의 출처는 '경북대학교 송대건 교수님' 이십니다.